ModelSim DE - Simulation and Verification
Modelsim on FPGA-suunnittelussa jo käsite. Nyt ModelSimistä on saatavana DE-versio, joka sisältää usein tarvitut optiot jo vakiona edulliseen kokonaishintaan .

ModelSim DE -pääsivu

Demoversio

Ominaisuudet

• yhden simulaattoriytimen tekniikka - sama ydin suorittaa eri kielisten lohkojen simuloinnin
• VHDL,Verilog,PSL ja SystemVerilog - suunnittelu, assertions-tekniikan tuki testauksessa
• helppo käyttöliittymä Tcl-liitännällä
• integroitu projektin hallinta, lähdekoodimallineet ja velhot
• Code Coverage (kattavuustestaus)
• tuki Xilinx SecureIP:lle vakiona
• SystemC-optio saatavana

_Datalehti

Intuitiivinen käyttöliittymä:

Assertions-tuki:

Takaisin